PATENT ABSTRACTS OF JAPAN

(11)Publication number:

53-025318

(43) Date of publication of application: 09.03.1978

(51)Int.CI.

G06K 15/20

G06F 3/14

(21)Application number: 51-099653

(71)Applicant : HITACHI LTD

(22)Date of filing:

23.08.1976

(72)Inventor: IWAMURA MASAHIRO

HAMADA NAGAHARU

KUBOKI SHIGEO

(54) PARALLEL SYNCHRONOUS TIMING GENERATOR

(57)Abstract:

PURPOSE: To secure an assured synchronous operation for plural timing generators without having a timing generator individually for the master and slave purposes.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

19日本国特許庁

公開特許公報

10 特許出願公開

昭53-25318

(f) Int. Cl². G 06 K 15/20 G 06 F 3/14

②特

識別記号

97(7) B 41 101 E 0 庁内整理番号 7341-56 7013-54 砂公開 昭和53年(1978) 3月9日

発明の数 1 審査請求 未請求

(全 7 頁)

❷並列同期型タイミング発生装置

願 昭51-99653

②出 願 昭51(1976)8月23日

⑫発 明 者 岩村将弘

日立市幸町3丁目1番1号 株式会社日立製作所日立研究所内

同 浜田長晴

日立市幸町3丁目1番1号 株

式会社日立製作所日立研究所内

⑫発 明 者 久保木茂雄

日立市幸町3丁目1番1号 株式会社日立製作所日立研究所内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目 5

番1号.

仰代 理 人 弁理士 高橋明夫

明 細 葡

発明の名称 並列同期型タイミング発生装置 特許請求の範囲

- 2 特許請求の範囲第1項記載の各カウンタは計 数内容が一定値になつたとき出力を発するデコーダと該デコーダの出力をマスターモードのと

きのみ通過させるゲートを含むものとし、酸ゲートの出力はそれぞれのカウンタのリセット入力に導びかれるとともに、複数のタイミング発生装置の対応する上記ゲートの出力は相互にそれぞれ双方向バスにより結合されることを特徴とする並列同期型タイミング発生装置。

発明の非細な説明

本発明はタイミング発生装置に係り、特に複数 のタイミング発生装置が完全に同期して動作する 並列向期型タイミング発生装置に関する。

文字や図形を可視像として脳極線管(以下CRTと略す)に表示するCRTディスプレイは計算機の出力装置として広く利用されている。CRTディスプレイは通常1台のCRTに1個のCRTコントローラを含むものとなつているが、失々異なる性質のビデオ信号を発生する複数のCRTコントローラのビデオ信号を合成して1台のCRT上に合成画像を表示させる要求がある。

さらにまた、例えば1表示文字あたり8ビット のリフレッシュメモリを標準的なディスプレイコ

報題 №53— 2 5 3 1 8 (**2**)

ントローラとして作つておき、これより長いピット長を必要とするディスプレイでは2台以上のCRTコントローラを並列運転して例えば1袋示文字あたり16ピットのリフレッシュメモリ出力を得るようにするとすべてのCRTディスプレイを1種類の標準CRTコントローラで作る事ができ、特にCRTコントローラを標準しSI化する場合に有効である。

以上のように複数のCRTコントローラを並列 運転する場合、CRTコントローラで使われてい るすべてのタイミング信号を複数のコントローラ に亘つて完全に向期させることが前提条件となる。

本発明の目的は上述のような要求を達成するため、複数のタイミング発生装置間で互に同期運転可能な並列同期型タイミング発生装置を提供する 事にある。

本発明の他の目的は複数のCRTコントローラを同期運転する事により複数の独立した画面情報を1台のCRTに合成画像として表示するCRTデイスプレイに用いるに適した並列同期型タイミ

るようにした事である。

本発明の詳細は以下の説明および図面で明らか πなろう。第1図(A)は2個のπ進カウンタを同期 運転する場合の一般的な方法を示し、第1図(B)に n 進力ウンタの動作タイムチャートを示す。図に おいて、10;-20はクロック発振器、11,21 はn進カウンタ、12,22はn-1をデコード する回路。23。24はスイッチである。n 進力 ウンタ11はn-1デコーダ12の出力がMR端 子(マスターリセツト)に接続されており、第1 図(B)のタイムチャートに示すようにn-1デコー ダの出力が1になつた次のCLUCK 信号の立上り でリセントされ、かくして『進のカウント動作が 行われる。カウンタ11、21を完全に同期した n進カウンタとして動かすには個々のカウンタの クロック信号が同位相で、且つ n-1 デコーダの 出力が何位相でなければならない。これにはスイ ッチ23と24を夫々b側に切換え、カウンタ 21のクロック信号をクロック発振器10からと り、MR端子へのn-1デコード信号をデコード

ング発生装置を提供するにある。さらに本発明の 他の目的はリフレンシュメモリの1表示文字あた りのピント数が固定の標準ディスプレイコントロ ーラを同期並列運転する事により、任意のピント

長を取り得るCRTディスプレイに用いるに適した並列同期型タイミング発生装置を提供する事にある。

本発明の特徴は複数のタイミング発生装置にそれでいた。マスターモードあるいはススター1スターシャンのどちらで動作させるかを決略すると、マスター1スターでは、必要などのの時はマスターができるが、シャインのでは、カードの時間がある。カードの時間がある。カードの時間がある。カードの時間がある。カードの時間がある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインがある。カードののタインが表情である。カードののタインが表情である。カードのでは、カードののタインが表情である。カードののタインが表情である。カードののタインが表情である。カードののタインが表情である。カードを表情である。カードのでは、カードを表情である。カードのは、カードを表情である。カードのは、カ

回路 1 2 からとればよい。

第2図はラスタ走査型CRTディスプレイのタイミング発生装置を示す。25はクロック発振器、30は1文字のヨコドット数Kを決めるK進のドットカウンタ、35はK-1デコーダである。40は1走査線をたりの文字スロット数Lを決めるL進のキャラクタカウンタ、45はL-1デコーダである。50は1文字のタテドット数Mを決めるM進のラスプカウンタ、55はM-1デコーダである。60は1フレーム当りの行数Nを決めるN進のラインカウンタ、65はN-1デコーダコ路である。

このように4種のカウンタからなるタイミング発生装置を複数台阿斯並列運転するには個々のタイミング発生装置でクロック信号CKを共通にし、さらにK-1デコーダ35の出力DS、L-1デコーダ45の出力CS、M-1デコーダ55の出力RS、N-1デコーダの出力LSを各タイミング発生装置間の同期信号として利用する事により達成される。



マスターとスレーブの切換えはM/S制御信号による。MS制御信号を 0 でレベルにするとそのタイミング発生装置はマスターとして動作し、 1 でレベルとするとスレーブとして動作する。 すなわち、各タイミング発生装置はM/S信号を切換えるだけでマスターにもスレーブにもなり得

・1 * レベルとするとスレーブとして動作する。 すなわち、各タイミング発生装置はM/S信号を 切換えるだけでマスターにもスレーブにもなり得 トゲート110,120,140,150はイン パータとして動作する。したがつて、カウンタ 170のクロック入力CKにはクロック発振器

100の出力がトライステートゲート110を経

て供給され、さらにカウンタ170のMR端子に

はデコーダ180の出力がトライステートゲート

140を経て供給される。との時、トライステー

トゲート120を通してクロック発振器100の

出力が、また、150を通してデコーダ180の

出力がスレープモードのタイミング発生装置95

に供給される。

一方、タイミング発生装置 9 5 の M / S 信号は
・1 ・レベルのため、トライステートゲート 210,
2 2 0 , 2 4 0 , 2 5 0 の出力は切離される。し
たがつて、カウンタ 2 7 0 のクロック入力にはト
ライステートゲート 2 3 0 を通してクロック発振器 1 0 0 の出力が供給され、 M R 端子にはトライステートゲート 2 6 0 を通してデコーダ 1 8 0 の出力が供給される。かくしてタイミング発生装置 9 0 . 9 5 の同期運転が達成される。

特別 昭53-25318(3) るように構成される。第3 図の実施例ではタイミング発生装置70がマスターとなるようにM/S端子がグラウンドに接がれ、75,80.85がスレープとなるように夫々のM/S端子は V ccに接がれている。

第4図は本発明のさらに詳細な実施例を示す。 本実施例ではタイミング発生装置90がマスタ、 95がスレーブとなつて同期選転が行われる。

図において100,200はクロック発振器、
110,120,130,140,150,160
と210,220,230,240,250。
260はトライステートゲートで制御入力Eが
*0*レベルのとき出力は切離され(オープンに
なる)、*1*レベルのときのインバータとして
動作する。170,270は夫々n進のカウンタ、
180,280は夫々n-1デコーダ、190。
290はインバータである。

いま、タイミング発生器 9 0 の M / S 信号は.
* 0 * レベルであるから、トライステートゲート
1 3 0 、1 6 0 の出力は切離され、トライステー

以上の説明で明らかなように本発明によるとな数のタイミング発生装置を確実に问期運転できるばかりでなく、各タイミング発生装置がマスタにもスレーブにもなり得るため、マスタ用、スレーブ用の別個のタイミング発生装置を作る必要があるに同期制御信号の伝送路を双方向バスにしたため、マスタースレーブ間の相互配線数を大幅に低減できるなどの効果がある他、後述の応用例で説明するような、種々の有効なシステムを実現できる効果がある。

第5回は本発明をCRTディスタブレイに応用した例を示す。この例では3台のCRTコントローラ300、400、500を向期並列運転することにより各々のディスプレイコントローラが発生する独立なビデオ信号を合成して1台のCRT上に表示することができる。

図において310,410,510は各ディスプレイコントローラのタイミング発生装置、320,420,520はリフレンシュメモリであり、夫々1両面分の表示データが文字コードの形で記憶



されている。330,430,530は文字コー ドをドットバターンに変換する文字発生器、340. 440.540は文字発生器の出力をシリアルな ビデオ信号に変換する並一直列変換器である。600 は3台のCRTコントローラからのビデオ信号を 合成するオア回路、700はCRT表示器である。 各タイミング発生器 3 1 0 , 4 1 0 , 5 1 0 から はリフレンシュメモリに対する表示アドレス信号 3 2 5 . 4 2 5 . 5 2 5 と文字発生器に対するラ スタアドレス信号335,435,535と並直 列変換器に対する駆動信号345,445,545 をその他のタイミング信号を発生する。 3 台の C R T コントローラ300, 400. 500のビ デオ出力を合成して一台のCRT上に表示するに は前記のタイミング発生装置から出力される各種 信号がすべて同期したタイミングで発生されなけ ればならない。すなわち、3台のタイミング発生 袋置310,410,510は完全に同期運転さ れわばならない。

第5図においてはCRTコントローラ300が

像として表示することができる。

第6図はマイクロブロセッサ制御に適したCRT コントローラの1例を示している。図において 1000 はマイクロプロセンサ、1100 は D M A (Direct Hemory Access) コントローラ、1200 はマイクロプロセンサのプログラムメモリおよび データメモリでRUMとRAMからなつている。 1300 はCRTコントローラで内部にタイミング 発生装置1310,1行分の表示データを記憶する行 パッフアメモリ1320。その他の制御回路を内蔵し ている。1400 は文字発生器、1500 は並直列変 **換器、1600はCRT表示器である。CRTコント** ローラ1300 と第5図のCRTコントローラ300 4 0 0, 5 0 0 との相異は後者のCRTコントロ ーラが1画面分の表示データをリフレッシュメモリ に記憶しているのに対し、前者はCRTコントロ ーラには1行分のパッフアメモリだけを有し、1 画面分の表示データはメモリ 1200 に記憶されて いることである。マイクロプロセッサ 1000. DMA コントローラ 1100 メモリ 1200 はそれぞれアド

特別 昭53-25318 (4) マスタ、400,500がスレープとして動作す るようにM/S信号が与えられている。そしてク ロック信号CK、ドットカウンタ同期信号DS、 キャラクタカウンタ同期信号CS、ラスタカウン タ同期信号RS、ライインカウンタ同期信号LS が3台のCRTコントローラ300、400. 500間で相互に双方向バスで結合されている。 これによりクロック信号を始めとする同期信号は CRTコントローラ300から400かよび 500 に供給され、C RTコントローラ400および 500はスレープモードでマスタコントローラ 300のタイミングXに完全に同期して動作する。 したがつてリフレツシュメモリに対する表示アド レス信号325.425,525,文字発生器に 対するラスタアドレス信号335,435,535, 並直列変換器の駆動信号345,445,545 もすべて同期した信号となり、これにより3台の CRTコントローラのビデオ信号も完全に同期し たものとなり、これらをオア回路600で合成す ることによりCRT表示器700に1つの合成画

レスパスABとデータパスDBを介して接続されている。また、CRTコントローラ 1300 はデータパスDBに接続されている。CRTコントローラ 1300 には 1 行分の表示パッフアがあり、こうに表示データを取込むためにDMAコントローラ 1100 に対してDMA転送要求信号DREQを 1 行タイミング毎に発する。DMAコントローラ 1100 はDREQを受けるとマイクロプロセッサ 1000 に対してホールド要求信号HOLDRを出す。

マイクロプロセッサ 1000 はHOLDRを受けると自分自身をアドレスバスABとデータバスDBから切離した後、ホールド認知信号HOLDAを返送する。DMAコントローラ 1100 はこれによりDMA転送許可状態となり、アドレスバスABを通してメモリ 1200 にデータアドレスを送出し、同時にメモリREAD信号MEMRを送出する。MEMR信号はインバータ 1700 で反転されて行バッファ 1320 に対するWRITE信号BMWとなり、MEMR信号によりデータバス上

に競出されたメモリのデークを行バッファ 1320 だ 構込む。同様な動作で行バッファ 1320 が一杯になるまで D M A 転送が行われる。転送が終了すると行バッファ 1320 はタイミング発生装置 1310 により順次脱出されて、その出力が文字発生器 1400 に供給され、並事列変換器 1500 を経て C R T 表示器 1600 に表示される。

行バッファ 1320 のビット長はモノクローム表示のディスプレイでは文字コードを表現できるだけの8ビットで十分である。しかし、さらにカラー制御ビットを行加するシステムでは一般に8ビット以上の任意のビット長が要求される。この場合、ディスプレイコントローラ1300 はビット長の異なるシステム毎に別個のものを作る必要があり、極めて不経済である。

第7回はとのような従来の欠点を除去するため に本発明を応用した例である。この応用例では行 パッフアメモリのピット長を8ピットとして標準 のCRTコントローラを作り、8ピット以上必要 *** 1 問 昭53-25318 (5) を場合は 2 台以上のCRTコントローラを同期運転することにより必要なビント長が得られる。

図において2台のCRTコントローラ1300, 2300 は同一仕様で作られている、これらをM/S 制御信号と同期制御信号2000 により同期並列運 転して夫々の行バッフアの出力の位相を合わせて 文字発生器1400 に供給する。

これにより8ピット以上の任意ピット長のCRTディスプレイに対しても標準のCRTコントローラで容易に実現する事ができる。したがつて、CRTコントローラのタイミング発生装置をブログラマフルとし、8ピット長の行パッフアを有するCRTコントローラを標準とし、同期制御回路を内蔵してLSI化しておけば、1種類のLSIでどのようなCRTディスプレイにも適用できるという大きな効界がある。

図面の簡単な説明

第1図(A)はn進カウンタの同期運転の原理図、 第1図(B)はn進カウンタの動作タイムチャート、 第2図はラスタ走査型CRTディスプレイのタ

イミング発生装置、第3回は本発明の一実施例を示す図、第4回は本発明の詳細な実施例を示す図、第5回は本発明の1つの応用例を示す図、第6回はCRTデイスプレインステムの1例、第7回は本発明の他の応用例を示す図。

符号の説明

70,75. タイミング発生装置 71.91.92 双方向バス 100.200 クロック発振器 トライステートゲート 1 1 0 ~ 1 6 0 2 1 0 ~ 2 6 0 トライステートゲート 170.270 180.280 インバータ・ 190,290 5 0 0 3 2 0 . 4 2 0 . リフレンシュメモリ

 5 2 0
 リフレッシュメモリ

 3 3 0 4 3 0 。
 文字発生器

 5 3 0
 文字発生器

 3 4 0 4 4 0 。
 並 値列変換器


 5 4 0
 オア回路


 7 0 0
 CRT表示器

 代理人 弁理士 高橋明夫


- k.


4555 四53-25318 (6)






第 2 図








図

特問 昭53-25318 m



THIS PAGE BLANK (USPTO)